欢迎来到学术参考网

基于CPLD的键盘接口电路

发布时间:2015-07-04 20:31

  [摘要] 本设计是用vhdl语言来实现的基于rs232按位串行通信总线的行列式矩阵键盘接口电路,具有复位和串行数据的接收与发送功能,根据发光二极管led0—led2的显示状态可判断芯片的工作情况;实现所有电路功能的程序均是在美国altera公司生产的具有现场可编程功能的芯片epm7128slc84-15上调试通过的。该电路的设计贴近生活,实用性强,制成芯片后可作为一般的pc机键盘与主机的接口使用。
  [关键词] cpld vhdl 键盘接口
  
  一、引言
  1.通过动态扫描来判断是否有键按下。
  2.将键值转换成对应的ascii码值。
  3.在时钟脉冲的作用实现串行数据的接收与发送。
  二、设计方案分析
  1.动态扫描原理。(1)依次使列线scan0—scan7输出0电平,检查行线retn0—retn7的电平状态。如果行线retn0—retn7的电平全为高电平,表示没键按下。如果retn0—retn7上的电平不全为高电平,表示有键按下。(2)如果没键按下,就返回扫描。有键按下则进行逐行扫描,找出闭合键的键号。其过程是:先使scan0=0,scan1—scan7=1,检测retn0—retn7上的电平,如果retn=0,则表示第一行第一列的键被按下,如果retn1=0,则表示第二行第二列的键被按下,其他依次类推;如果retn0—retn7均不为0,则表示这一列没键按下;然后再使scan1=0,检测第二列按键,这样一直循环下去,知道把闭合的键找到为止。
   
  reset复位输入端;clk时钟输入端;rxd串行数据接收端; led[2..0]输出按下键对应的ascii码值的低三位去驱动发光二极管。

  串行数据接收控制单元:将串行数据接收计数器设置位一个6位计数器,高4位为sh_r,低2位为sl_r,利用该计数器的状态实现串行数据的同步控制和记数控制。
  串并转换电路单元:从rxd端接收的串行数据进经过串并变换后,将其低三位经led输出端输出,驱动发光二极管led0,led1,led2发光,从而显示接收端rxd的每个数据的低三位。当每个数据的低三位相同时,显示状态就不变化,否则就出现闪烁现象,以此来检查芯片的工作情况。
  2.行编码,列记数译码模块框图


  该模块实现行输入数据的编码、列扫描信号的记数、列值的译码功能。
  行编码电路单元:正常工作时,列扫描信号sanc按列扫描,如果扫描到只有一个按键按下时,则相应的行扫描信号从rent0至rent7输入行编码电路,经过编码后的3位行编码信号由renc0至renc3输出;当由两个键同时按下时,行号低的位具有高优先级,优先编码;如果没有按键按下则rent=11111111.
  列扫描记数电路单元:列记数器为一个6位计数器,对列扫描进行状态和记数控制;该计数器由行输入信号retn控制,当retn="11111111"时,即没有按键按下时,列计数器对列扫描循环记数,进行加1操作;一旦有键按下,则记数输出信号scnt被锁定为该时刻的记数值并保持不变,经译码后形成列扫描输出信号scan。
  3.发送模块框图
  该模块实现对发送计数器状态,以及记数的控制,将键值转换成对应的ascii码并发送的功能。
  根据是否有键按下来决定是否启动发送计数器。当有键按下时,发送计数器被启动记数,然后将此时retn和scan的状态通过查表转换变成该键对应的ascii码发送出去,但只有当按键离开以后才能进入下一个数据的发送准备状态。
  参考文献:
  [1]邢立军:微型计算机接口技术. 机械工业出版社.2004.8
  [2]周志光:单片机技术与应用. 中南大学出版社.2005.8
  [3]房小翠:单片微型计算机与机电接口技术.国防工业出版社2002.3

上一篇:论数据备份与容灾系统

下一篇:基于项目管理理论的软件需求开发管理模型研究