一种基于FPGA的误码性能测试方案
发布时间：2015-07-07 09:36
摘要：提出了一种基于fpga的误码测试方案，并简要介绍了该方案的设计思想。
同步态（syn）：在该状态下，电路将进行正式的误码统计，并且在指定的测试周期结束时进入等待状态，同时输出误码测试结果。
上一篇：基于Verilog
热门论文
- 一种基于FPGA的误码性能测试方案
- 一种基于覆盖的GUI测试用例生成方法
- 一种基于Multi—Agent恶意代码行为捕获方案的设计
- 一种基于FPGA的报文内容过滤算法
- 一种基于OpenCV的三维重建实现方案
- 一种基于PDRR模型的静态数据完整性保护方案
- RS编译码的一种硬件解决方案
- 一种基于FPGA的A超数字式探伤系统的研究
- 智能卡COS测试方案的研究
- 一种基于公钥自证明的认证加密方案
- 试论基于LabWindows/CVI的测试性验证与评估方法
- 基于Web的系统测试方法
- 一种基于Java技术的网络管理软件的设计方案
- 一种基于粒子群的变形病毒检测方法研讨
- 一种基于对象属性的Web缓存替换的方式分析