运算放大器版图设计论文文献

运算放大器（简称“运放”）是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网路共同组成某种功能模组。它是一种带有特殊耦合电路及反馈的放大器。其输出信号可以是输入信号加、减或微分、积分等数学运算的结果。由于早期套用于模拟计算机中，用以实现数学运算，故得名“运算放大器”。运放是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以实现在半导体晶片当中。随着半导体技术的发展，大部分的运放是以单晶片的形式存在。运放的种类繁多，广泛套用于电子行业当中。

运算放大器是模数转换电路中的一个最通用、最重要的的单元。全差分运放是指输入和输出都是差分信号的运放, 与普通的单端输出运放相比有以下几个优点: 输出的电压摆幅较大;较好的抑制共模噪声;更低的噪声;抑制谐波失真的偶数阶项比较好等。因此通常高性能的运放多采用全差分形式。近年来,全差分运放更高的单位增益带宽频率及更大的输出摆幅使得它在高速和低压电路中的应用更加广泛。随着日益增加的数据转换率, 高速的模数转换器需求越来越广泛, 而高速模数转换器需要高增益和高单位增益带宽运放来满足系统精度和快速建立的需要。速度和精度是模拟电路两个最重要的性能指标,然而,这两者的要求是互相制约、互为矛盾的。所以同时满足这两方面的要求是困难的。折叠共源共栅技术可以较成功地解决这一难题, 这种结构的运放具有较高的开环增益及很高的单位增益带宽。全差分运放的缺点是它外部反馈环的共模环路增益很小, 输出共模电平不能精确确定,因此,一般情况下需加共模反馈电路 。运放结构的选择运算放大器的结构重要有三种:(a) 简单两级运放,(b)折叠共源共栅,(c)共源共栅,如图1 的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V, 即输出端的所有NMOS 管的VDSAT,N 之和小于,输出端的所有PMOS 管的VDSAT,P 之和也必须小于 。主运放结构该运算放大器存在两级:(1)Cascode 级增大直流增益(M1-M8)；(2)、共源放大器(M9-M12) 。共模负反馈对于全差分运放, 为了稳定输出共模电压,应加入共模负反馈电路。在设计输出平衡的全差分运算放大器的时候,必须考虑到以下几点:共模负反馈的开环直流增益要求足够大,最好能够于差分开环直流增益相当;共模负反馈的单位增益带宽也要求足够大,最好接近差分单位增益带宽;为了确保共模负反馈的稳定, 一般情况下要求进行共模回路补偿;共模信号监测器要求具有很好的线性特性;共模负反馈与差模信号无关, 即使差模信号通路是关断的 。该运算放大采用连续时间方式来实现共模负反馈功能。该结构共用了共模放大器和差模放大器的输入级中电流镜及输出负载。这样,一方面降低了功耗; 另一方面保证共模放大器与差模放大器在交流特性上保持一致。因为共模放大器的输出级与差模放大器的输出级可以完全共用,电容补偿电路也一样。只要差模放大器频率特性是稳定的,则共模负反馈也是稳定的。这种共模负反馈电路使得全差分运算放大器可以像单端输出的运算放大器一样设计, 而不用考虑共模负反馈电路对全差分放大器的影响 。电压偏置电路:宽摆幅电流在共源共栅输入级中需要三个电压偏置,为了使得输入级的动态范围大一些,宽摆幅电流源来产生所需要的三个偏置电压 。