基于能力提升与过程评价融合的机械设计基础课程设计教改探索“集成电路版图分析与设计”课程教改与探索师范专业认证视域下的现代文学教改研究浅谈新课程背景下初中语文教改的创新策略基于超星泛雅数据分析的个性化教改探索基于BOPPPS教学模型的国际商法教改研究工程教育背景下理论力学课程教改探索学科思维导图在药用植物学教改中的应用初探基于“互联网+”高科技技术的网络答辩教改探索“互联网+4A”式矿井通风工程教改探索建筑力学实训教学现状与教改措施探讨任务教学法在大学英语教改中的思考研究集成电路版图设计课程教改的几点想法新教改下高职公共英语课程改革模式研究新工科背景下EDA教学教改分析探讨研讨式教学在国际经济学课程中的教改实践“互联网+”时代下的综合英语教改路径探索论高校体育教改与大学生身体素质发展的关系基于BOPPPS教学模式的中医诊断学课程教改研究“信息化教改”视域下体育翻转课堂的改进路径三段式逆向教学设计的C语言课程教改创新实践基于成果导向教育(OBE)的“食品工程原理”课程教改探究公安教改进程中警务技能与战术关系分析高职英语教学中提升学生信息素养的教改措施大学英语口语能力现状分析及教改思路研究核心素养理念下高职院校课程教改的创新路径探析对“混凝土结构设计原理”过程性评价的教改研究
到eetop论坛上找吧！ 我记得简单的总结还是有几篇的，不过要做过版图才行哦！不做只看是不行的，版图设计的过程中遇到的问题，有些只是凭经验和感觉，只可意会不可言传
明确告诉你，有用的总结根本找不到。最基本的规则网上大把大把的，把总结都告诉你了，版图设计师还不得喝西北风去
现设计一个就是了。。。。很简单。按照PDF来设计，然后再试验的过程中，调整好参数就可以了。。。
概念全错：hspice才是用来做模拟电路的，混合信号也可以，我用之来处理后仿几十万器件的电路，无压力。cadence当然可以用来完成你的设计，千门级的数字电路用spectre直接仿无压力。modelsim处理更大的规模，无压力。ise是另一个概念，你混淆了。我的理解是，你想做一个不算复杂的定制数字电路，且是从门电路开始搭，如果你会用cadence，无压力，且直接用spectre把电路当模拟电路来处理即可，仿真时间略长罢了。这个流程并不是常用的数字电路设计方法。一个在处理较大规模定制数字集成电路的方法是，建立基本电路单元，并同时建立verilog单元，画模块电路图和总图，然后用verilog-xl来跑仿真。不过按照你描述的内容，我觉得你独自处理这些流程会有比较大的麻烦，在身边找一个有经验的人带你吧。
基于EDI的电子征税系统应用探讨 【论文摘要】作为电子化贸易工具的EDI技术已相当成熟，将其用于电子征税发挥了其安全可靠、数据从计算机到计算机自动传输不需人工介入操作等优点。本文对基于EDI的电子征税系统进行了探讨，提出了自己的一些看法。 1．1 EDI的定义 EDI（Electronic Data Interchange，电子数据交换）是20世纪80年代发展起来的一种新颖的电子化贸易工具，是计算机、通信和现代化管理相结合的产物。国际标准化组织（ISO）对EDI的定义是：“为商业或行政事务处理，按照一个公认的标准，形成结构化的事务处理或消息报文格式，从计算机到计算机的数据传输方法。”通俗地讲，就是标准化的商业文件在计算机之间从应用到应用的传送。EDI是企业单位之间的商业文件数据传输，传输的文件数据采用共同的标准和固定格式，其所通过的数据通信网络一般是增值网和专用网，数据是从计算机到计算机自动传输，不需人工介入操作。 1．2 EDI的组成元素 EDI有3个基本组成要素：通信网络、计算机硬件和专用软件组成的应用系统以及报文标准。通讯网络是实现EDI的基础，可利用公用电话交换网、分组交换网以及广域网、城域网和局域网来建立EDI的增值网络。计算机应用系统是实现EDI的前提，该应用系统是由EDI用户单位建立的，其硬件由PC机（服务器）、调制解调器等组成，软件由转换软件、翻译软件、通信软件等组成。转换软件将计算机系统的文件转换为翻译软件能理解的中间文件，或将翻译软件接受的中间文件转换成计算机系统的文件；翻译软件将中间文件翻译成EDI的标准格式，或将后者翻译成前者；通信软件将要发送的EDI标准格式文件外层加上通信信封，送到EDI交换中心信箱，或从信箱将接受的文件取回，计算机应用系统能将EDI传送的单证等经济信息进行自动处理。EDI报文必须按照国际标准进行格式化，目前应用最广泛的EDI国际标准是UN／EDIFACT标准。 EDI接入如图1所示。 1．3 EDI的工作过程 EDI的工作过程为：你的应用系统产生一个文件，例如报税单，EDI翻译器自动将报税单转换成征纳税双方同意的EDI标准格式，通信部分上增值网进行发送，网络进行一系列的合法性和数据完整性检查，将其放入EDI中心的相应邮箱里，税收征收机关上网取出邮箱里的信件，EDI翻译器将信封里的数据从标准格式转换成内部应用系统可读的格式进行处理，从而实现电子报税。 2 基于EDI的电子征税系统 2．1 电子征税系统 税务征纳电子化的总体发展方向是形成以电子报税为主，其他申报方式为辅的格局。电子征税包括电子申报和电子结算2个环节。电子申报指纳税人利用各自的计算机或电话机，通过电话网、分组交换网、Internet等通讯网络系统，直接将申报资料发送给税务征收机关，从而实现纳税人不必亲临税务机关，即可完成申报的一种方式；电子结算指国库根据纳税人的税票信息，直接从其开户银行划拨税款的过程。第1个环节解决了纳税人与税务部门间的电子信息交换，实现了申报无纸化；第2个环节解决了纳税人、税务、银行及国库间电子信息及资金的交换，实现了税款收付的无纸化。 2．2 EDI征纳税系统工作流程 EDI的应用领域非常广泛，涵盖工业、商业、外贸、金融、保险、运输、政府机关等，而EDI在税务系统的应用推进了税务处理电子化的进程。 电子报税流程如图2所示。 EDI征税系统工作流程如下： （1）纳税人通过计算机按一定格式将申报表填写好，并由计算机进行自动逻辑审核后，利用电话网或分组网，通过邮电局主机发往税务局邮箱； （2）税务局主机收到申报表后进行处理，发回执并开出缴款书； （3）纳税户通过邮箱系统收取回执和缴款书，了解税款划拨结果； （4）国库处收到缴款书后，按缴款书内容通知银行划款；银行收到缴款书后进行划款，将划款结果返回国库，并通过国库返回税务局。 2．3 EDI电子征税的优势 利用EDI实现电子报税，有利于实现税收征管现代化。可以节省时间，提高工作效率，消除纸面作业和重复劳动，改善对客户的服务。EDI意味着更准确地实现数据标准化及计算机自动识别和处理，消除人工干预和错误，减少了人工和纸张费用。 3 我国电子征税的现状和几点看法 发展电子税务是中国政府实施信息化的一项重大工程。国家税务总局实施的“金税工程”通过计算机网络已初步实现对企业增值税发票和纳税状况的严密监控。目前全国区县级国税局已配备了低档认证子系统，专门对百万元版、十万元版和部分万元版增值税专用发票进行认证，计算机稽核软件和发票协查软件也已开发完成并正在部分地区试运行，国家税务总局已完成了与北京等九省市国税系统的四级（总局、省局、地市局和县级局）网络建设，其他省区网络建设和全国稽核设备配备工作正在准备中。 应该看到国家发展电子税务的决心。在实施的过程中，笔者认为，应注意以下几点： （1）重视税务部门工作人员计算机应用能力的培养。为了适应电子税务的需要，税务部门工作人员除了要具有专业知识，还应掌握计算机应用知识，要分期分批进行培训。尤其是区县级以及比较偏远落后地区，在网络建设的同时，就应对其工作人员进行计算机知识的培训。将计算机的应用能力作为上岗的一个条件。 （2）由于电子税务作为电子政务的一个组成部分，所以，在构建电子税务系统的时候，在思想上要有全局观念、发展的眼光，要考虑未来与电子政务平台的整合问题，防止 构建一个封闭的系统。 （3）将具有标准性的EDI与具有普遍性的Internet相结合，建立互联网EDI，缴税人员可在家里或办公室利用浏览器从Web上填写税表进行有关电子商务，简单方便，免去在徼税大厅排队之苦。 互联网EDI对于纳税户来讲，基本上是零安装、零维护，不必额外投资，费用低。而对税务部门来讲，采用互联网EDI报税可使税表以电子文件的模式通过电子商务网送达税务部门，提高了工作效率，减轻了税务部门工作量，方便了税户，缩短了报税时间。电子化的税务表格可以直接进入数据库，无需税务部门进行人工输入，减轻了工作量，减少了人为错误；互联网EDI报税系统通过电子报文审查功能可自动识别税户错填、漏填项目，不允许带有这类人为错误的报文进行传送，减轻了税务部门的检查、校对工作，提高了工作效率。 （4）应重视电子征税的宣传工作，使广大纳税户积极参与到电子纳税的行列中来。 4结语 总之，电子征纳税是税收征管现代化的要求，是社会经济发展的必然趋势。而作为实现电子征税的EDI技术，必将和Internet技术相结合，使互联网成为EDI信息的传输媒体。通过互联网EDI进行电子征税，是电子征税的发展方向。 参考文献 〔1〕 http：／／www．ctax．com．cn／fask／20011126213203．htm 〔2〕 http：／／www．e-works．net．cn／jcjs／ia24．htm [3] http://www.mmit.stc.sh.cn/Projects/ecforum／examples／tax．htm 〔4〕 http：／／202．104．84．84／edi／edi／App4．HTML 〔5〕 龚炳铮．EDI与电子商务〔M〕．北京：清华大学出版社，1999．
到eetop论坛上找吧！ 我记得简单的总结还是有几篇的，不过要做过版图才行哦！不做只看是不行的，版图设计的过程中遇到的问题，有些只是凭经验和感觉，只可意会不可言传
TOPSwitchGX系列是美国PowerIntegrations公司继TOPSwitchFX之后，且每对电阻的失配大小方向要一致。于2000年底新推出的第四代单片开关电源集成电路，但是并非整个光伏产业链上的所有板块都会出现产能过剩的局面，并将作为主流产品加以推广。图2所示是SG6848时钟频率与其反馈电流的关系。下面详细阐述TOPSwitchGX的性能特点、产品分类和工作原理。无锡尚德、天威英利、河北晶澳等国内主要太阳能光伏电池片和组件生产企业的产能扩张速度都达到了50%以上， 1TOPSwitchGX的性能特点及产品分类 1.1性能特点 （1）该系列产品除具备TOPSwitchFX系列的全部优点之外，并且给出一个误差放大器的ILR参考值。还将最大输出功率从75W扩展到250W，这个新方案为耗电量低于60W的设备与低成本SMPS结构之间搭起了一座桥梁,适合构成大、中功率的高效率、隔离式开关电源。再作处理就方便许多。 （2）采用TO2207C封装的TOP242～TOP249产品，目前其也是国内垂直一体化建设做地最成功的企业，新增加了线路检测端（L）和从外部设定极限电流端（X）这两个引脚，在风轮机中的电感容量应该为3300～4700μF，用来代替TOPSwitchFX的多功能端（M）的全部控制功能，谐振非连续正激式不仅具有适配器铁芯较小的优点,使用更加灵活、方便。作者设计了一种远程无线自动抄表系统。 （3）将开关频率提高到132kHz，把已经失去同步的输电系统,这有助于减小高频变压器及整个开关电源的体积。由于电容器不能限制瞬时电流， （4）当开关电源的负载很轻时，对12V的小型密封式铅酸蓄电池，能自动将开关频率从132kHz降低到30kHz（半频模式下则由66kHz降至15kHz），这个公式理解吧，可降低开关损耗，良好的自动励磁在暂态摇摆过程中能增大系统的阻尼,进一步提高电源效率。要想实现1%的电池容量估计都是不可能的。 （5）采用了被称作EcoSmart的节能新技术，电流的变化也只有10%。显著降低了在远程通／断模式下芯片的功耗，必须在启动后将该电阻通道切断。当输入交流电压是230V时，那么200mA时的光输出就大约是60%，芯片功耗仅为160mW。低的RDS(ON)的集成开关在重负载确保高效率， 1.2产品分类 根据封装形式和最大连续输出功率的不同，最小的LDO之间的交叉耦合噪声。TOPSwitchGX系列可划分成三大类、共14种型号，假如锂电时保护电路在侦测到过充电保护时有Latch Mode,详见表1。位置计数器将自动增加25600（128×200步）。型号中的后缀P、G、Y分别表示DIP8B、SMD8B、TO2207C封装。PMOS管M3导通， 表1TOPSwitchGX的产品分类及最大连续输出功率POM
工程硕士的学位论文的选题可以直接来源于生产实际或具有明确的生产背景和应用价值。学位论文选题应具有一定的先进性和技术难度，能体现工程硕士研究生综合运用科学理论、方法和技术手段解决工程实际问题的能力。学位论文选题可以是一个完整的集成电路工程项目，可以是工程技术研究专题，也可以是新工艺、新设备、新材料、集成电路与系统芯片新产品的研制与开发。学位论文应包括：课题意义的说明、国内外动态、设计方案的比较与评估、需要解决的主要问题和途径、本人在课题中所做的工作、理论分析、设计计算书、测试装置和试验手段、计算程序、试验数据处理、必要的图纸、图表曲线与结论、结果的技术和经济效果分析、所引用的参考文献等，与他人合作或前人基础上继续进行的课题，必须在论文中明确指出本人所做的工作。
集成电路芯片封装技术浅谈 自从美国Intel公司1971年设计制造出4位微处a理器芯片以来，在20多年时间内，CPU从Intel4004、80286、80386、80486发展到Pentium和PentiumⅡ，数位从4位、8位、16位、32位发展到64位;主频从几兆到今天的400MHz以上，接近GHz;CPU芯片里集成的晶体管数由2000个跃升到500万个以上;半导体制造技术的规模由SSI、MSI、LSI、VLSI达到 ULSI。封装的输入/输出（I/O）引脚从几十根，逐渐增加到几百根，下世纪初可能达2千根。这一切真是一个翻天覆地的变化。 对于CPU，读者已经很熟悉了，286、386、486、Pentium、Pentium Ⅱ、Celeron、K6、K6-2 ……相信您可以如数家珍似地列出一长串。但谈到CPU和其他大规模集成电路的封装，知道的人未必很多。所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁--芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用。新一代CPU的出现常常伴随着新的封装形式的使用。 芯片的封装技术已经历了好几代的变迁，从DIP、QFP、PGA、BGA到CSP再到MCM，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。 下面将对具体的封装形式作详细说明。 一、DIP封装 70年代流行的是双列直插封装，简称DIP(Dual In-line Package)。DIP封装结构具有以下特点: 1.适合PCB的穿孔安装; 2.比TO型封装(图1)易于对PCB布线; 3.操作方便。 DIP封装结构形式有:多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP(含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)，如图2所示。 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。以采用40根I/O引脚塑料包封双列直插式封装(PDIP)的CPU为例，其芯片面积/封装面积=3×3/15.24×50=1：86,离1相差很远。不难看出，这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。 Intel公司这期间的CPU如8086、80286都采用PDIP封装。 二、芯片载体封装 80年代出现了芯片载体封装，其中有陶瓷无引线芯片载体LCCC(Leadless Ceramic Chip Carrier)、塑料有引线芯片载体PLCC(Plastic Leaded Chip Carrier)、小尺寸封装SOP(Small Outline Package)、塑料四边引出扁平封装PQFP(Plastic Quad Flat Package)，封装结构形式如图3、图4和图5所示。 以0.5mm焊区中心距，208根I/O引脚的QFP封装的CPU为例，外形尺寸28×28mm，芯片尺寸10×10mm，则芯片面积/封装面积=10×10/28×28=1：7.8，由此可见QFP比DIP的封装尺寸大大减小。QFP的特点是: 1.适合用SMT表面安装技术在PCB上安装布线; 2.封装外形尺寸小，寄生参数减小，适合高频应用; 3.操作方便; 4.可靠性高。 在这期间，Intel公司的CPU，如Intel 80386就采用塑料四边引出扁平封装PQFP。 三、BGA封装 90年代随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI、VLSI、ULSI相继出现，硅单芯片集成度不断提高，对集成电路封装要求更加严格，I/O引脚数急剧增加，功耗也随之增大。为满足发展的需要，在原有封装品种基础上，又增添了新的品种--球栅阵列封装，简称BGA(Ball Grid Array Package)。如图6所示。 BGA一出现便成为CPU、南北桥等VLSI芯片的高密度、高性能、多功能及高I/O引脚封装的最佳选择。其特点有: 1.I/O引脚数虽然增多，但引脚间距远大于QFP，从而提高了组装成品率; 2.虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，简称C4焊接，从而可以改善它的电热性能: 3.厚度比QFP减少1/2以上，重量减轻3/4以上; 4.寄生参数减小，信号传输延迟小，使用频率大大提高; 5.组装可用共面焊接，可靠性高; 6.BGA封装仍与QFP、PGA一样，占用基板面积过大; Intel公司对这种集成度很高(单芯片里达300万只以上晶体管)，功耗很大的CPU芯片，如Pentium、Pentium Pro、Pentium Ⅱ采用陶瓷针栅阵列封装CPGA和陶瓷球栅阵列封装CBGA，并在外壳上安装微型排风扇散热，从而达到电路的稳定可靠工作。 四、面向未来的新的封装技术 BGA封装比QFP先进，更比PGA好，但它的芯片面积/封装面积的比值仍很低。 Tessera公司在BGA基础上做了改进，研制出另一种称为μBGA的封装技术，按0.5mm焊区中心距，芯片面积/封装面积的比为1:4，比BGA前进了一大步。 1994年9月日本三菱电气研究出一种芯片面积/封装面积=1:1.1的封装结构，其封装外形尺寸只比裸芯片大一点点。也就是说，单个IC芯片有多大，封装尺寸就有多大，从而诞生了一种新的封装形式，命名为芯片尺寸封装，简称CSP(Chip Size Package或Chip Scale Package)。CSP封装具有以下特点: 1.满足了LSI芯片引出脚不断增加的需要; 2.解决了IC裸芯片不能进行交流参数测试和老化筛选的问题; 3.封装面积缩小到BGA的1/4至1/10，延迟时间缩小到极短。 曾有人想，当单芯片一时还达不到多种芯片的集成度时，能否将高集成度、高性能、高可靠的CSP芯片(用LSI或IC)和专用集成电路芯片(ASIC)在高密度多层互联基板上用表面安装技术(SMT)组装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯片组件MCM(Multi Chip Model)。它将对现代化的计算机、自动化、通讯业等领域产生重大影响。MCM的特点有: 1.封装延迟时间缩小，易于实现组件高速化; 2.缩小整机/组件封装尺寸和重量，一般体积减小1/4，重量减轻1/3; 3.可靠性大大提高。 随着LSI设计技术和工艺的进步及深亚微米技术和微细化缩小芯片尺寸等技术的使用，人们产生了将多个LSI芯片组装在一个精密多层布线的外壳内形成MCM产品的想法。进一步又产生另一种想法:把多种芯片的电路集成在一个大圆片上，从而又导致了封装由单个小芯片级转向硅圆片级(wafer level)封装的变革，由此引出系统级芯片SOC(System On Chip)和电脑级芯片PCOC(PC On Chip)。 随着CPU和其他ULSI电路的进步，集成电路的封装形式也将有相应的发展，而封装形式的进步又将反过来促成芯片技术向前发展。
作为一名与集成电路专业有关的大学生，我认为集成电路设计与集成系统这一专业是非常适合读研的。作为一门新兴热门专业，专业知识难度较大，本科阶段学习知识较浅，注定这门专业是很适合读研的。接下来我将针对这门专业讲一些我为什么认为它适合读研的想法。
思维导图
⭐先介绍下专业
想知道这个专业适不适合读研，首先你得先了解这个专业，否则一切都是纸上谈兵。集成电路设计和集成系统专业作为新设立的本科专业，为了满足国内集成电路设计与应用人才的迫切需求，已经将专业改为临时专业。
作为一门多学科、高技术密集的学科，它不仅是现代电子信息技术的核心技术，也是祖国综合实力的重要标志。所以这个专业不仅注重基础理论知识，更注重学生的实践能力。这个专业对口芯片行业，就业前景好。
⭐读研原因1--专业知识难
集成电路是个难度非常大的行业，相关知识非常深奥，创新性强。如果你自我学习能力欠佳的话，这个专业知识的难度是相当大的，而且它的专业深度很大。不仅仅是国内高校，就是全球高校，哪个高校敢号称他做出了出货量上亿颗的芯片。
所以啊，本人认为专业的难度较大已经注定了在本科阶段很难在这方面有所建树，若想更深入的学习相关知识，读研是不错的选择。
⭐读研原因2--本科阶段学习知识较浅
由于集成电路所涉及的知识领域广，知识深度大，学习难度高，很多大学设立相关专业时，在本科阶段一般教学这门专业入门浅显的知识，你很难在本科阶段有所建树，很难在本科阶段后直接参与芯片研发。
所以，这门专业很适合读研深造，在这门领域，把专业知识钻研透，提升自己创新能力，才能更好的为祖国芯片事业贡献力量。
好啦，以上就是我本人对于集成电路专业是否适合读研的看法。如果你想选择这个专业，进入芯片行业，请快快努力，争取深造，为祖国芯片事业贡献力量。结束时送大家一句话:“看看芯片公司的各路老大，哪个不是行业沉淀了十年以上。”所以，加油吧！
在国家的2035年规划中，集成电路专业是国家产业发展的重中之重，尤其是当下我国集成电路产业发展起步较晚，发展缓慢等情形，所以在未来的十几年，集成电路专业有着很大的发展空间和发展机遇，未来的就业和市场亟需这方面的人才。
集电2030计划
所以想要在这一行发展，读个研究生还是很有必要的。
集成电路这一行的专业知识是非常难的，基础的电路分析、数电基础等；研究生阶段各个方向都有着很大难度的课程，例如工艺和器材方向的半导体物理；模拟方向的模拟集成电路；数字方向的数字集成电路等等。
集成电路专业课
集成电路行业本身入行门槛就很高，作为一个本科生所具有的知识储备是远远不够的，也无法做到行业内需求的仿真软件的准确性和生产设备的集成化。
众所周知电子信息产业的知识更新很快，去知网随意一搜便是一大堆近期发表的论文文献，而集成电路也是一样，行业在以飞快的速度发展，新知识新内容层出不穷。
集成电路知识更新
毕竟当我们工作以后，在高强度的上班之后，我们是否还能留下一部分时间给我们学习新的且难度很大的知识？我对此报以怀疑态度。
到2020年，我国集成电路设计产值已经达到近30000亿元的规模，在世界舞台上也能占有一席之地。但是，尽管集成电路规模如此之大，也无法满足我国集成电路的实际消费量，甚至还不足一半。
行业人才缺口
为什么？是因为我国集成电路产业缺少核心技术，缺少中端人才，就业市场人才需求的矛盾日益突出——即高要求和低能力的不匹配，即便是在集成行业，由于人数众多也不可避免的造成了内卷现象的出现，本科的毕业生越来越多，但是带来的却是鱼龙混杂的结局。
请点击输入图片描述
在这里我真心建议读集成电路的学生有必要去复旦和西电读研，或许就能挖掘骤然一新的结局。
任何专业学好了都不简单，使用eda工具比较多，所以实验较多
概念全错：hspice才是用来做模拟电路的，混合信号也可以，我用之来处理后仿几十万器件的电路，无压力。cadence当然可以用来完成你的设计，千门级的数字电路用spectre直接仿无压力。modelsim处理更大的规模，无压力。ise是另一个概念，你混淆了。我的理解是，你想做一个不算复杂的定制数字电路，且是从门电路开始搭，如果你会用cadence，无压力，且直接用spectre把电路当模拟电路来处理即可，仿真时间略长罢了。这个流程并不是常用的数字电路设计方法。一个在处理较大规模定制数字集成电路的方法是，建立基本电路单元，并同时建立verilog单元，画模块电路图和总图，然后用verilog-xl来跑仿真。不过按照你描述的内容，我觉得你独自处理这些流程会有比较大的麻烦，在身边找一个有经验的人带你吧。
我的本科论文，带隙基准电压源的设计与研究，优秀论文