芯片的核心部分是导体还是半导体

4个回答默认排序

默认排序

按时间排序

土偶寄宿制

已采纳

芯片内部都是半导体材料，大部份都是硅材料，里面的电容，电阻，二极管，三极管都是用半导体做出来的。半导体是介于像铜那样易于电流通过的导体和像橡胶那样的不导通电流的绝缘体之间的物质。以非晶态半导体材料为主体制成的固态电子器件。非晶态半导体虽然在整体上分子排列无序，但是仍具有单晶体的微观结构，因此具有许多特殊的性质。1975年，英国WG斯皮尔在辉光放电分解硅烷法制备的非晶硅薄膜中掺杂成功，使非晶硅薄膜的电阻率变化10个数量级，促进非晶态半导体器件的开发和应用。同单晶材料相比，非晶态半导体材料制备工艺简单，对衬底结构无特殊要求，易于大面积生长，掺杂后电阻率变化大，可以制成多种器件。非晶硅太阳能电池吸收系数大，转换效率高，面积大，已应用到计算器、电子表等商品中。非晶硅薄膜场效应管阵列可用作大面积液晶平面显示屏的寻址开关。利用某些硫系非晶态半导体材料的结构转变来记录和存储光电信息的器件已应用于计算机或控制系统中。利用非晶态薄膜的电荷存储和光电导特性可制成用于静态图像光电转换的静电复印机感光体和用于动态图像光电转换的电视摄像管的靶面。具有半导体性质的非晶态材料。非晶态半导体是半导体的一个重要部分。50年代BT科洛米耶茨等人开始了对硫系玻璃的研究，当时很少有人注意，直到1968年SR奥弗申斯基关於用硫系薄膜制作开关器件的专利发表以后，才引起人们对非晶态半导体的兴趣。1975年WE斯皮尔等人在硅烷辉光放电分解制备的非晶硅中实现了掺杂效应，使控制电导和制造PN结成为可能，从而为非晶硅材料的应用开辟了广阔的前景。在理论方面，PW安德森和莫脱，NF建立了非晶态半导体的电子理论，并因而荣获1977年的诺贝尔物理学奖。目前无论在理论方面，还是在应用方面，非晶态半导体的研究正在很快地发展著。分类目前主要的非晶态半导体有两大类。硫系玻璃。含硫族元素的非晶态半导体。例如As-Se、As-S，通常的制备方法是熔体冷却或汽相沉积。四面体键非晶态半导体。如非晶Si、Ge、GaAs等，此类材料的非晶态不能用熔体冷却的办法来获得，只能用薄膜淀积的办法(如蒸发、溅射、辉光放电或化学汽相淀积等)，只要衬底温度足够低，淀积的薄膜就是非晶态结构。四面体键非晶态半导体材料的性质，与制备的工艺方法和工艺条件密切相关。图1 不同方法制备非晶硅的光吸收系数给出了不同制备工艺的非晶硅光吸收系数谱，其中a、b制备工艺是硅烷辉光放电分解，衬底温度分别为500K和300K，c制备工艺是溅射，d制备工艺为蒸发。非晶硅的导电性质和光电导性质也与制备工艺密切相关。其实，硅烷辉光放电法制备的非晶硅中，含有大量H，有时又称为非晶的硅氢合金；不同工艺条件，氢含量不同，直接影响到材料的性质。与此相反，硫系玻璃的性质与制备方法关系不大。图2 汽相淀积溅射薄膜和熔体急冷成块体AsSeTe的光吸收系数谱给出了一个典型的实例，用熔体冷却和溅射的办法制备的AsSeTe样品，它们的光吸收系数谱具有相同的曲线。非晶态半导体的电子结构非晶态与晶态半导体具有类似的基本能带结构，也有导带、价带和禁带(见固体的能带)。材料的基本能带结构主要取决於原子附近的状况，可以用化学键模型作定性的解释。以四面体键的非晶Ge、Si为例，Ge、Si中四个价电子经sp杂化，近邻原子的价电子之间形成共价键，其成键态对应於价带；反键态对应於导带。无论是Ge、Si的晶态还是非晶态，基本结合方式是相同的，只是在非晶态中键角和键长有一定程度的畸变，因而它们的基本能带结构是相类似的。然而，非晶态半导体中的电子态与晶态比较也有著本质的区别。晶态半导体的结构是周期有序的，或者说具有平移对称性，电子波函数是布洛赫函数，波矢是与平移对称性相联系的量子数，非晶态半导体不存在有周期性，不再是好的量子数。晶态半导体中电子的运动是比较自由的，电子运动的平均自由程远大於原子间距；非晶态半导体中结构缺陷的畸变使得电子的平均自由程大大减小，当平均自由程接近原子间距的数量级时，在晶态半导体中建立起来的电子漂移运动的概念就变得没有意义了。非晶态半导体能带边态密度的变化不像晶态那样陡，而是拖有不同程度的带尾(如图3 非晶态半导体的态密度与能量的关系所示)。非晶态半导体能带中的电子态分为两类：一类称为扩展态，另一类为局域态。处在扩展态的每个电子，为整个固体所共有，可以在固体整个尺度内找到；它在外场中运动类似於晶体中的电子；处在局域态的每个电子基本局限在某一区域，它的状态波函数只能在围绕某一点的一个不大尺度内显著不为零，它们需要靠声子的协助，进行跳跃式导电。在一个能带中，带中心部分为扩展态，带尾部分为局域态，它们之间有一分界处，如图4 非晶态半导体的扩展态、局域态和迁移率边中的和，这个分界处称为迁移率边。1960年莫脱首先提出了迁移率边的概念。如果把迁移率看成是电子态能量的函数，莫脱认为在分界处和存在有迁移率的突变。局域态中的电子是跳跃式导电的，依靠与点阵振动交换能量，从一个局域态跳到另一个局域态，因而当温度趋向0K时，局域态电子迁移率趋於零。扩展态中电子导电类似於晶体中的电子，当趋於0K时，迁移率趋向有限值。莫脱进一步认为迁移率边对应於电子平均自由程接近於原子间距的情况，并定义这种情况下的电导率为最小金属化电导率。然而，目前围绕著迁移率边和最小金属化电导率仍有争论。缺陷非晶态半导体与晶态相比较，其中存在大量的缺陷。这些缺陷在禁带之中引入一系列局域能级，它们对非晶态半导体的电学和光学性质有著重要的影响。四面体键非晶态半导体和硫系玻璃，这两类非晶态半导体的缺陷有著显著的差别。非晶硅中的缺陷主要是空位、微空洞。硅原子外层有四个价电子，正常情况应与近邻的四个硅原子形成四个共价键。存在有空位和微空洞使得有些硅原子周围四个近邻原子不足，而产生一些悬挂键，在中性悬挂键上有一个未成键的电子。悬挂键还有两种可能的带电状态：释放未成键的电子成为正电中心，这是施主态；接受第二个电子成为负电中心，这是受主态。它们对应的能级在禁带之中，分别称为施主和受主能级。因为受主态表示悬挂键上有两个电子占据的情况，两个电子间的库仑排斥作用，使得受主能级位置高於施主能级，称为正相关能。因此在一般情况下，悬挂键保持只有一个电子占据的中性状态，在实验中观察到悬挂键上未配对电子的自旋共振。1975年斯皮尔等人利用硅烷辉光放电的方法，首先实现非晶硅的掺杂效应，就是因为用这种办法制备的非晶硅中含有大量的氢，氢与悬挂键结合大大减少了缺陷态的数目。这些缺陷同时是有效的复合中心。为了提高非平衡载流子的寿命，也必须降低缺陷态密度。因此，控制非晶硅中的缺陷，成为目前材料制备中的关键问题之一。硫系玻璃中缺陷的形式不是简单的悬挂键，而是“换价对”。最初，人们发现硫系玻璃与非晶硅不同，观察不到缺陷态上电子的自旋共振，针对这表面上的反常现象，莫脱等人根据安德森的负相关能的设想，提出了MDS模型。当缺陷态上占据两个电子时，会引起点阵的畸变，若由於畸变降低的能量超过电子间库仑排斥作用能，则表现出有负的相关能，这就意味著受主能级位於施主能级之下。用 D、D、D 分别代表缺陷上不占有、占有一个、占有两个电子的状态，负相关能意味著： 2D —→ D+D 是放热的。因而缺陷主要以D、D形式存在，不存在未配对电子，所以没有电子的自旋共振。不少人对D、D、D缺陷的结构作了分析。以非晶态硒为例，硒有六个价电子，可以形成两个共价键，通常呈链状结构，另外有两个未成键的 p电子称为孤对电子。在链的端点处相当於有一个中性悬挂键，这个悬挂键很可能发生畸变，与邻近的孤对电子成键并放出一个电子(形成D)，放出的电子与另一悬挂键结合成一对孤对电子(形成D)，如图 5 硫系玻璃的换价对所示。因此又称这种D、D为换价对。由於库仑吸引作用，使得D、D通常是成对地紧密靠在一起，形成紧密换价对。硫系玻璃中成键方式只要有很小变化就可以形成一组紧密换价对，如图6 换价对的自增强效应所示，它只需很小的能量，有自增强效应，因而这种缺陷的浓度通常是很高的。利用换价对模型可以解释硫属非晶态半导体的光致发光光谱、光致电子自旋共振等一系列实验现象。应用非晶态半导体在技术领域中的应用存在著很大的潜力，非晶硫早已广泛应用在复印技术中，由SR奥夫辛斯基首创的 As-Te-Ge-Si系玻璃半导体制作的电可改写主读存储器已有商品生产，利用光脉冲使碲微晶薄膜玻璃化这种性质制作的光存储器正在研制之中。对於非晶硅的应用目前研究最多的是太阳能电池。非晶硅比晶体硅制备工艺简单，易於做成大面积，非晶硅对於太阳光的吸收效率高，器件只需大约1微米厚的薄膜材料，因此，可望做成一种廉价的太阳能电池，现已受到能源专家的重视。最近已有人试验把非晶硅场效应晶体管用於液晶显示和集成电路。

88 评论 2小时前发布

张小电1301

127 评论 3小时前发布

MayQueen小乖

芯片就是单片机了，在一块集成有输入输出和控制模块的板子上，材质通常为半导体硅。芯片分为功能型和CPU型，功能型芯片根据不同芯片集成的功能不一样（如通讯芯片、电源芯片、数据处理芯片DSP等），CPU型芯片主要就是控制整个电路的运行。芯片按照精度分为军品级、工业级和民用级，就看你用在哪里。希望对你有用！

326 评论 3小时前发布

风吹萧萧

重点分析芯片本身单片所包含的成本。这个部分主要由芯片单片的面积也就是die的面积决定。采用不同的工艺，例如65nm，40nm或者28nm对应的die的面积是不同，同时对应的wafer的价格是不同，分配到每片芯片上的硬成本 = 某工艺某foundry对应的wafer的价格 / 一个wafer可以切出来的芯片die的个数。其中wafer的价格本身也是跟芯片设计本身的复杂度相关的，有多少层的mask，有多少层的metal等等。上述硬成本还需要考虑良率的问题。Wafer切出来之后，良率不同，单片好的die的成本又不同了。例如良率能达到90%和只能达到70%，对于单个wafer同样切得900片的好单die的成本就有了9:7的差异。说了硬成本和良率，这里还有一个很重要的事情就是IP。这颗芯片里面有多少IP是买的别人家的，例如ARM。有的IP是一次性支付的，不考虑在芯片单片成本中。但是有的IP例如ARM不仅仅是有NRE的，还有单片每片所需要交的Royalty。这个Royalty可能是固定的数目，可能是一个百分比，不管怎样，都是直接叠加在单片芯片的成本上的。所以这部分不能小瞧。例如一颗芯片硬成本$1，售价$2，考虑其中有好几毛是IP的Royalty哟。这个IP有的时候还不仅仅是硬件的部分，还有可能是软件哟，例如JAVA。所以IP这个授权的商业模式，在单片规模复制的过程中，实际上不断地再给授权方印钞票哟。（说到此处，不免感叹几句。如今国内大力发展集成电路产品，可知咱们的芯片设计公司处于的阶段基本上都是购买一堆IP集成的阶段，而主要的IP vendor都是国外的老牌公司，还是在跟他们打工呀~）芯片die出货后，需要进行封装和测试方可得到都好的芯片。封装和测试单片的费用也应该计入最终芯片成本中。封装测试过程会修改良率，这个良率的计算可以放到这个阶段之后。小结一下公式如下：单片芯片成本=（某工艺某foundry对应的wafer的价格 / 一个wafer可以切出来的芯片die的个数+封装和测试单片的费用）/ 良率 + IP的Royalty

159 评论 8小时前发布

芯片的核心部分是导体还是半导体

4个回答 默认排序 默认排序 按时间排序

相关问答

论文问答

向你推荐

热门问题

最新内容

4个回答默认排序

默认排序

按时间排序