十二小时电子钟论文参考文献

我们刚刚做完的课程设计..给你啦~~数字钟设计报告设计者： 2006207320062046目录1 设计目的 32 设计要求指标 基本功能 扩展功能 43．方案论证与比较 44 总体框图设计 45 电路原理分析 数字钟的构成 分频器电路 时间计数器电路 分频器电路 振荡器电路 数字时钟的计数显示电路 校时电路 整点报时电路 86系统仿真与调试 87.结论 8参考文献 9实验作品附图 10数字钟摘要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24小时，数字钟显示时、分、秒，数字钟的时间基准一秒对应现实生活中的时钟的一秒。供扩展的方面涉及到定时自动报警、按时自动打铃、定时广播、定时启闭路灯等。因此，研究数字钟及扩大其应用，有着非常现实的意义。1 设计目的1．掌握数字钟的设计、组装与调试方法。2．熟悉集成元器件的选择和集成电路芯片的逻辑功能及使用方法。3．掌握面包板结构及其接线方法4．熟悉仿真软件的使用。2 设计要求及指标2．1基本功能1）时钟显示功能，能够正确显示“时”、“分”、“秒”。2）具有快速校准时、分、秒的功能。3）用555定时器与RC组成的多谐振荡器产生一个标准频率（1Hz）的方波脉冲信号。2．2扩展功能1）用晶体振荡器产生一个标准频率（1Hz）的脉冲信号。2）具有整点报时的功能。3）具有闹钟的功能。4）……3、方案论证与比较本设计方案使用555多谐振荡器来产生1HZ的信号。通过改变相应的电阻电容值可使频率微调，不必使用分频器来对高频信号进行分频使电路繁复。虽然此振荡器没有石英晶体稳定度和精确性高，由于设计方便，操作简单，成为了设计时的首选，但是由于与实验中使用的555芯片产生的脉冲相比较，利用晶振产生的脉冲信号更加的稳定，同过电压表的测量能很好的观察到这一点，同时在显示上能够更加接进预定的值，受外界环境的干扰较少，一定程度上优于使用555芯片产生信号方式。我们组依然同时设计了555和晶振两个信号产生电路。（本实验报告中着重按照原方案设计的555电路进行说明）4、 系统设计框图数字式计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。在本设计中555振荡器及其相应外部电路组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累计的结果以‘时’、‘分’、‘秒’的数字显示出来。‘时’显示由二十四进制计数器、译码器、显示器构成，‘分’、‘秒’显示分别由六十进制计数器、译码器、显示器构成。其原理框图如图所示。5、电路原理分析数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.在此使用555振荡器组成1Hz的信号。数字钟原理框图（）5．振荡器电路555定时器组成的振荡器电路给数字钟提供一个频率为1Hz的方波信号。其中OUT为输出。时间计数器电路时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器.分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（ ），即实现该分频功能的计数器相当于15级2进制计数器。振荡器电路利用555定时器组成的多谐振荡器接通电源后，电容C1被充电，当电压上升到一定数值时里面集成的三极管导通，然后通过电阻和三极管放电，不断的充放电从而产生一定周期的脉冲，通过改变电路上器件的值可以微调脉冲周期。数字时钟的计数显示控制在设计中，我们使用的是74**160十进制计数器，来实现计数的功能，实验中主要用到了160的置数清零功能（特点：消耗一个时钟脉冲），清零功能（特点：不耗时钟脉冲），在上级160控制下级160时候通过组合电路（主要利用与非门）实现，在连接电路的时候要注意并且强调使能端的连接，其将影响到整一个电路的是否工作。电路的控制原理如下：秒钟由个位向十位进位：0000—0001—0010—0011—0100—0101—0110—0111—1000—1001实现个位的计数，采用的是置数的方式（利用RCO端口），当电路计数到1001的时候采用一个二输入与非门接上级输入的高位和低位输出作为下级的信号，实现了秒区的个位和十位的显示与控制。设计中注意到接的是一个与非门而不是与门，目标在产生一个时钟脉冲。实现正确的显示。由秒区向分区的显示控制：基本原理同上，在秒区十位向时区个位显示的时：0000—0001—0010—0011—0100—0101产生了六个脉冲的时候向下级输出一个时钟脉冲，利用的还是与非门，目标仍是实现正确的计时显示。分区的显示及整体电路反馈清零：当数值显示达到：23：59的时候要实现清零的工作，采用CLR清零的方式反馈清零。具体设计接出控制端的9，5，3，2用十六进制表示后高电平对应引脚接与非，将非门输出信号的值反馈给各个160芯片的清零端（CLR）既可以实现清零了。 校时功能的实现当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可.根据要求,数字钟应具有分校正功能,因此,应截断分个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中.在实验实现过程中使用的是通过开关（普通开关）来实现高低电平的切换，手动赋予需要的高低电平来实现脉冲的供给，将脉冲提供到所需要的输入（CLK）端口，实现校时，仿真过程中能够正常校时并且在校时的时候达到了预定的效果；而在我们进入实际电路连接的时候，利用开关（手控导线点触实现）来实现校时再不像仿真那样的精确了，原因分析是由于使用的是普通的开关同时利用的是手动的对CLK端口赋予脉冲信号，在实现手动生成脉冲信号的过程中产生了扰动，即相当于产生了多个的脉冲信号对需要的数码管进行校时，如此，并没有达到仿真的精确效果，但是在实验中通过改进电路的校时方式，不是用手触开关产生脉冲信号（如若需用手触则需要使用一个锁存器实现去抖动，才能够在脉冲生成时候不产生干扰的脉冲，实现正常的校时），而是使用信号发生器实现信号的提供，对需要校时的数码管在相对应的CLK端口提供脉冲信号实现校时，利用此方式实现校时则比手触开关方式效果要好。 报时的实现报时功能的实现原理较为简单，即对所需要报时的输出量进行控制，并对控制产生的信号作为LED显示的信号源，电路连接中要注意到的是在实现LED显示的时候最好连接上一个保护电阻对LED灯器到保护的作用。例如我们的校时时间是 23：59，0010—0011—0101—1001；利用相应的门电路实现满足端口输出是上述条件的时候进行报时即可。6、系统仿真与调试7、结论学贵以致用，通过几天的数字钟设计过程，将从书本上学到的知识应用于实践，学会了初步的电子电路仿真设计,虽然过程中遇到了一些困难，但是在解决这些问题的过程无疑也是对自己自身专业素质的一种提高。当最终调试成功的时候也是对自己的一种肯定。在当前金融危机大的社会背景下，能够增加自身砝码的不仅仅是一纸文凭证书，更为重要的是毕业生是否能够适应社会大潮流的需要，契合企业的要求即又较硬的动手操作及设计能力。此次的设计作业不仅增强了自己在专业设计方面的信心，鼓舞了自己，更是一次兴趣的培养，为自己以后的学习方向的明确了重点。另外在这次实验中我们遇到了不少的问题针对不同的问题我们采取不同的解决方法，最终一一解决设计中遇到的问题。还有在实验设计中我们曾遇到多块芯片以及数码管损坏的情况造成了数字钟的显示没有达到预期的效果，或是根本不显示，通过错误排除最终确认是元件问题，并向老师咨询跟换元件最终的到解决。在我们曾经遇到不懂的问题时，利用网上的资源，搜索查找得到需要的信息。参考文献：李庆武 《电子技术基础实验 数字电子技术及其EDA》 机械工业出版社 2006年7月P32及P78康华光 《电子技术基础 数字部分》（第五版） 高等教育出版社 2007年11月 P421范爱平.Multisim 2001在电力电子仿真技术中的应用[J].实验室研究与探索CSDN软件网下载文件