思路抢答器毕业论文

电子技术课程设计——————八路智力竞赛抢答器学院： 华科学院专业，班级：电气工程及其自动化062203H姓名 段超学号： 200622050308指导老师： 黄庆彩2008年1月目录一 设计任务与要求……………………………………3二 总体框图……………………………………………3三 选择器件……………………………………………4四 功能模块……………………………………………6五 电路的装配调试……………………………………9六 心得体会……………………………………………11八路智力竞赛抢答器一．设计任务与要求1.任务和要求抢大器能容纳8名选手，并且给出相应的编号为1、2、3、4、5、6、7、8，为每名选手设置一个按键。为了简化设计，可以利用试验仪上的逻辑电平开关。（这部分要求由我主要负责）设置一个给工作人员清零的开关，以便能开始新的一轮的抢答。为了简化设计，可以利用试验仪上的逻辑电平开关。用LED数码管显示获得优先抢答的选手的编号，一直保持到工作人员清零或1分钟倒记时答题时间结束为止。用LED数码管显示有效抢答后的1分钟到记时答题时间。用喇叭发声知识有效抢答及答题时间的结束。（这部分要求由我主要负责）秒信号不必考虑时间精度，可利用试验仪上所提供的连续脉冲（方波）。二．总体框图根据设计任务与要求，我初步将系统分为4大功能模块：主电路、数据采集电路、控制电路和音响电路。可将主电路分为一个十六进制（实现一分钟倒记时答题时间）计数、译码、显示电路；数据采集电路（获得优先抢答选手的编号）分为8路抢答开关、八D数据锁存器、优先编码器、加1电路；控制电路分为锁存控制、倒记时控制、音响控制；音响电路分为单稳态触发器、音振及喇叭电路。以下是我设计的总体框图：如图1所示图一 总体框图三．选择器件整个电路的电子器件有：555定时器，74LS192，74LS148，74LS373，74LS00，74LS04以及若干电容和电阻。我详细介绍一下我所设计的这两个电路中所用到的重要器件（555定时器和 74LS373）：1．555定时器555 定时器是一种模拟和数字功能相结合的中规模集成器件。555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部电路框图和外引脚排列图分别如下图2：图2 555定时器的内部电路框图和外引脚排列图它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 A1 的反相输入端的电压为 2VCC /3，A2 的同相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 A2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 A1 的输出为 1，A2 的输出为 0，可将 RS 触发器置 0，使输出为 0 电平。2．74LS37374373八D锁存器为三态输出的8 D透明锁存器, 373的输出端O0-O7可直接与总线相连。当三态允许控制端OE为低电平时，O0-O7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，O0-O7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端LE为高电平时，O随数据D而变。当LE为低电平时，O被锁存在已建立的数据电平。当LE端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。373引出端符号：   D0～D7-----数据输入端     OE-----三态允许控制端   LE-----锁存允许端             O0-O7-----输出端74LS373外部管腿图、真值表、逻辑图，如下图3所示：图3 74LS373外部管腿图、真值表、逻辑图真值表中：L——低电平； H——高电平； X——不定态； Q0——建立稳态前Q的电平； G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE——使能端，接地。当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同；当G为下降沿时，将输入数据锁存。四．功能模块根据设计任务与要求，我初步将系统分为4大功能模块：主电路、数据采集电路、控制电路和音响电路。1.主电路由六十进制计数器和译码、显示电路两部分组成。2.控制电路由锁存控制和倒计时控制两部分组成。以上的这两大模块部电路均由我的搭档负责以下的数据采集电路和音响电路两个模块是由我主要负责，下面我就详细说明我所设计的这两模块：3．数据采集电路（1）．八路抢答开关为8位选手提供8个抢答的按钮，这样可以在松开按钮后及时复位，为下次做准备。这部分我利用的是试验仪上的8个逻辑开关，在接电路图的时候，只用一个开关仿真。（2）.八D数据锁存器采用八D数据锁存器74LS373，抢答前应使锁存允许LE=1，此时允许选手抢答，当有选手抢答有效时，要利用控制电路中的LE=0，使数据被锁存，其它选手就抢答无效了。（3）.优先编码器采用优先编码器74LS148，因为采用了高速控制电路，因此一旦抢答，立即锁存。我所设计的控制电路将充分利用74LS148的两个输出信号：选通输出Ys和扩展输出YEX。以下是我设计的数据采集电路电路图如图4所示：图4数据采集电路4．音响电路（1）.单稳态触发器设音响提示时间为2秒左右，可采用一脉宽为2秒的单稳态触发器实现。实现单稳态触发器的方法有很多，可以用与非门或者非门电路实现微分型单稳、利用施密特触发器实现单稳、集成单稳等。现采用555定时器实现，注意其脉宽的计算公式为tw=.若一个负脉冲触发信号到来，将有效触发单稳态电路产生一个脉宽为2秒的正脉冲。（2）.音频振荡器及喇叭电路利用555定时器实现频率约1kHz的音频振荡器，因555定时器有较强的功率输出能力，可以直接推动喇叭输出。当单稳态触发器进入暂稳态产生一个正脉冲时，控制555定时器开始工作，发出响声；当单稳态触发器自动返回稳态后，555定时器清零，不能发声。以下是我设计的电路图如图5所示：图5 音响电路五 电路的装配与调试1．由图中所示的定时抢答器的总体方框，按时信号的流向分单元装配，逐级级联。2．我接好电路后，开始检验我的结果，发现当有选手抢答后，没有开始倒计时，经过老师的指正我们找到了原因，并立即改正，实现了要求的结果。3．我将裁判的开关拨至0再拨回1时，发现是总能在任意时间重新抢答。（与设计要求相符）4．我检查到，当计数器减到00时，产生了一个负脉冲信号，同时也允许开始新一轮的抢答。（与设计要求相符）5．最后我检查的是我所设计的音响电路，当我拨动一个选手开关后，音响电路所对应的绿灯开始发光，并开始倒计时。当计数器减到00时，绿灯再次发光提示。（与设计要求相符）现给出我所设计的总电路图如图6所示：图6 总电路图我的仿真结果图如图7所示：图7 分别是倒计时、数据采集、音响电路的仿真结果六 心得体会在设计之前，参考了许多相关的资料。在设计中又参考了以前讲过的四路抢答器的原理图，有了基本的思路。但着手设计时，又出现了许多未预料到的问题，例如元件的选择：在选择编码器时，是采用普通编码器还是优先编码器。普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。所以选择了优先编码器。但是74LS系列中众多不同管脚的类型，选择哪个作编码器。经过查找，选择了74LS192，因为想用数字的形式显示抢答者的编号，所以选择了数码显示管，但数码显示管不能直接，数码显示管需要由TTL或CMOS集成电路驱动，所以在TTL还是CMOS集成电路上又进行了比较和选择。最后选择了数显译码器，用它将输出的二进制代码译成相对应的高、低信号，用其作为数码显示管的驱动信号，数码显示管显示出相对应的选手编号。在音响电路中，根据设计需要选择了555定时器。在一些设计原理上也遇到了许多新问题。发现当电源接通后，无论有无人按按钮都会使音乐集成电路通电发出声响，经同学以及老师的指证，发现导通的原因，并及时的改正。通过这次八路抢答器的设计，我发现了以往学习中的许多不足，也让我掌握了以往许多掌握的不太牢的知识，感觉学到了很多东西。三周的课程设计，留给我印象最深的是要设计一个成功的电路，必须要有耐性和坚持下去的毅力。在整个电路的安装调试的过程中，花费时间最多的是各个元件电路的连接，电路的细节设计以及连完线路后的检查工作上，其中在连接电路是出现问题比较多，在555元件和74LS192元件的连接的调试的时候出现了问题在老师的指导和讲解下我门有了更深刻的认识，同时对元件的原理的功能了解的更多更深刻。在这次过程中，我深刻的体会到在设计过程中，需要反复实践，其过程很可能相当的烦琐，有时花很长时间检查电路故障，分析原因，那时心中就有点灰心，有时还特别想放弃，此时更需要静下心来，更仔细的查找原因。总之，这次实验过程中我受益匪浅，在摸索我和我的搭档实现了课题所要求的结果。培养了我的设计思维，增加了动手操作的能力。更让我体会到实现电路功能喜悦。