文献的英语翻译

reference literature

The FPGA and SerDes we use cost about $40, a about third of the cost for the cheapest Xilinx Virtex-II Pro series FPGA necessary for implementing a system as in [11] 我们使用FPGA和SerDes花费了40美元,大约三分之一的成本便宜Virtex-II箴系列必要讲师生动FPGA来实现一个系统[11]。 Using this hardware we currently achieve event rates that are about three to four times faster than in [11] 目前我们使用这个硬件,实现事件发生率大约三到四倍于[11]。 Such a Serializer-Deserializer locally receives data on a parallel bus and then sends it over a serial output at a multiple of the parallel interface speed and vice versa for the serial receive 这样一个Serializer-Deserializer局部接收数据并行总线上,然后将它超过一个串行输出在多个平行界面速度,反之亦然,接受路径。系列 The parallel interface is usually used for on-board, the serial for off-board 并行接口是通常用于车载、系列为沟通。严禁进行场外 • In the approach described in [11], the receiver simply drops events if it is not ready to receive •在方法[11]中描述,话筒事件只是下降,如果它不是随时要接受他们。 We implemented a flow-control scheme that ensures that all events reach its 我们实行了流量控制的方案,以确保所有的事件到达目的地。 In case the receiver is currently unable to receive an event because it does not have the necessary receive buffer space available, it can tell the sender to stop until space is 如果接收器是目前无法接受一个事件,因为它没有必要的接收缓冲区的可用空间,它就会告诉发件人停止,除非空间是可用的。 • The FPGA package type chosen allow for in-house assembly and repair as opposed to the ball-grid-array package used in •FPGA包装类型选择允许内部组装与维护与ball-grid-array包装用于 [11] [11]。 1) SerDes - TI TLK2501 / TLK3101: The SerDes we can use on our system is either the TLK2501 or the TLK3101 from Texas 1)SerDes -钛TLK2501 / TLK3101:SerDes我们可以用在我们的系统里,无论是从德州TLK3101 TLK2501或 I 仪器。 The TLK2501 supports up to 5Gbit/s, the TLK3101 TLK2501高达5的支持Gbit / s,TLK3101 supports up to 125Gbit/s, and has on-chip termination 支持多达125 Gbit / s,单片终端电阻。 As terminating the differential traces correctly is not a trivial layout task, it is easier to achieve working PCB layouts with the TLK 作为终止微分痕迹不是一个微不足道的正确布置的任务,但它更容易实现的TLK3101 PCB布局和工作。 Our system both supports the TLK2501 and the TLK3101 as an assembly 我们的系统都TLK3101 TLK2501和支持其装配成的选择。 We alsosuccessfully achieved mixed setups where TLK2501 and TLK3101 are communicating with each other at 5Gbit/ 我们alsosuccessfully取得的地方,TLK3101设置TLK2501和彼此之间的沟通是5 Gbit /秒。 On the parallel side of the SerDes these chips have a 16bit transmit and a 16bit receive 在平行边的SerDes这些芯片是一种16位传送和一种16位接受公共汽车。 They use 8bit/10bit coding and are also otherwise very similar to the Rocket IOs used in [11] 他们使用8位/ 10位编码,否则会很类似于火箭网路作业系统用于[11]。 With the 16bit word length and the 8bit/10bit coding the SerDes parallel interfaces run at 1/20 of the serial 与16位字长和8位/ 10位并行接口编码的SerDes运行在1/20的串行速度。 2) Cables & Connector Pin-Out: We 2)电缆和连接器线图:我们

我们的FPGA和SERDES使用成本约40元，最便宜的Xilinx的Virtex-II Pro系列FPGA实施[11]系统所必需的费用约三分之一。我们目前使用这个硬件实现[11]快约三至四倍，比事件发生率。 当地这样一个串行 - 解串并行总线上接收数据，然后发送它通过串行输出在多个并行接口的速度和串行接收路径，反之亦然。通常用于板上，板外通讯的串行并行接口。•在[11]中描述的方法，简单的接收下降事件，如果它不准备接受他们。我们实施流量控制方案，以确保所有事件到达其目的地。的情况下接收器是目前无法接受的事件，因为它没有提供必要的接收缓冲空间，它可以告诉发送方停止，直到可用空间。•FPGA封装类型选择允许，而不是用于球栅阵列封装在内部装配和维修[11]。1）SERDES - TI的TLK2501 / TLK3101：我们可以使用我们的系统的SerDes TLK2501或来自得克萨斯州的TLK3101文书。 TLK2501支持高达5Gbit / s的TLK3101支持高达125Gbps的/ S，具有片上的终端电阻。作为正确终止差痕迹，是不是一个简单的布局任务，这是比较容易实现工作与TLK3101 PCB布局。我们的系统都支持作为装配选项TLK2501与TLK3101。我们alsosuccessfully实现混合设置TLK2501和TLK3101 5Gbit / s的互相沟通。对这些芯片的SerDes的平行边有一个16位的发送和接收总线的16位。他们使用8bit/10bit编码，否则很相似[11]使用火箭的IOS。随着16位字的长度和的8bit/10bit编码的SerDes并行接口，串行速度在1/20的运行。2）电缆及连接器引脚：我们正在使用串行ATA浓度¬nectors和电缆创建串行阿英俄板多芯片实验装置之间的连接。连接器有7个引脚，两个差分对和三个接地引脚。与SATA连接线板A和B，我们使用的第一个差分对从A到B的第二个差分对用于反馈的流量控制的SerDes。的SERDES串行阿英俄数据传输电缆信号从FPGA对B对A FPGA连接器引脚上2/3是SerialAER + / - 5/6针FLOWCONTROL + / - 。其余引脚的屏蔽，我们干脆离开双方无关，因此有一个浮动的盾牌。3）交流耦合：我们决定采用交流耦合，而不是简单的直流耦合串行链路。与AC耦合链接，有没有在一个系统中的所有板的共同点参考。这消除了板对板地面反射的问题，也降低了线路频率注射液